JP11103586 Page 1 of 7

Original document

APPARATUS AND METHOD FOR INCREASING MINUTENESS UPON CONVERSION OF DIGITAL DATA INTO FULL-BRIDGE OUTPUT STAGE DRIVING PWM SIGNAL

Publication number: JP11103586

Publication date:

1999-04-13

Inventor:

MAIOCCHI GIUSEPPE; GALBIATI EZIO

Applicant:

ST MICROELECTRONICS SRL

Classification:

- international:

H02M7/5387; *H02P6/08*; *H02P7/06*; *H03M1/82*; **H02M7/48**; **H02M7/5387**; **H02P6/08**; **H02P7/06**; **H03M1/82**; (IPC1-7):

H02P6/08; H02M7/48; H02M7/5387; H02P7/06; H03M1/82

- European:

Application number: JP19980203849 19980717 Priority number(s): EP19970830361 19970717

View INPADOC patent family View list of citing documents

Report a data error here

Also published as:

EP0892500 (A1)
US6310912 (B1)

EP0892500 (B1)

Abstract of JP11103586

PROBLEM TO BE SOLVED: To improve current control of an actuator by utilizing an up-down signal of a counter and two least significant bits (LBS) to select one set of data to be compared from four data values, thereby improving minuteness. SOLUTION: A *VAL value of a corrected value of a VAL value is calculated from the VAL value. Two selected digital values are input to respective two N-bit registers. Numeric values increased by '1' are stored in another two N-bit registers. The two LBSs of the input values are sent to a multiplexer, which, in turn, decides three intermediate levels between the two values dynamically indicated by N bits. Two complement LSBs are sent to a least digital circuit which, in turn, judges how long a basic duty cycle is elongated or contracted. Thus, a duty cycle different according to the two LSB values of a reference signal to be converted or a counting direction is formed. As a result, high minuteness can be performed.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特期平11-103586

(43)公開日 平成11年(1999)4月13日


(51) Int.Cl. ⁶	酸洲記号	FI
H02P 6	/08	H 0 2 P 6/02 3 7 1 J
H02M 7	/48	H02M 7/48 F
7,	/5387	7/5387 Z
H02P 7	/06	H02P 7/06 F
H03M 1/	/82	H 0 3 M 1/82
		審査請求 未請求 請求項の数4 〇L (全 12 頁)
(21)出願番号	特顧平10-203849	(71)出願人 591011409
		エスティーマイクロエレクトロニクスエ
(22)出顧日	平成10年(1998)7月17日	ス. アール. エル
		SCS-THOMSON MICROEL
(31)優先権主張	番号 97830361.8	ECTRONICS SOCIETA A
(32)優先日	1997年7月17日	RESPONSABILITA LIM
(33)優先権主張	国 イタリア(IT)	ITATA
		イタリア国 アグラーテ・プリアンツァ
		20041 ビィア・チ・オリベッティ 2
		(72)発明者 マイオッチ ジュゼッペ
		イタリア 22079 ヴィラガルディア ヴ
		ィアサンフランチェスコ 41
		(74)代理人 弁理士 高月 猛
		最終頁に続く

(54) 【発明の名称】 デジタルデータをフルブリッジ出力段部駆動用のPWM信号に変換するときの精細度を増加させる装置及び方法

(57)【要約】

【課題】 汎用RLアクチュエータの駆動装置のブリッジ出力段部は、入力基準信号に応じたPWM信号を発生するが、位相変調モードで電流を制御してフルブリッジ出力段部を駆動するとき、デューテュサイクルの変化量が2倍になり精細度が低下する。

【解決手段】 入力基準信号のサイズをN+2ビットに増加させて、そのN+2ビットの入力基準信号の2つのLSBを使って、所定の組合せ表に従って、Nビットのダイナミック値である連続する2値間の3つの中間レベルのうちの1つを選択することにより改善することができる。変換器には、Nビットの比較器を使う。本発明は、特に、各相の巻線がフルブリッジ出力段部の正弦波信号で駆動されるような多相ブラシレスDCモータを駆動するのに効果的である。



【特許請求の範囲】

【請求項1】 Nビットのアップ/ダウンカウンターを 使ってデジタル値をPWM信号へ変換する際の精細度を 改善する方法であって、

- a)入力基準値をN+2ビットに増加する過程、
- b) 所定の組合せ表に従って、Nビットのダイナミック値で示される2つの連続値間の3つの中間レベルの1つを選択できるよう、前記N+2ビット入力基準値の2つの最下位ビットを利用する過程、
- c) 前記入力基準値の最上位Nビットを利用し、4個の異なるレジスタに、そのNビット入力デジタル値、該入力デジタル値の補数値、前記Nビット入力デジタル値に1を加算した値、該入力デジタル値の補数値に1を加算した値をそれぞれ記憶させる過程、
- d)前記の所定の組合せ表により、前記Nビットカウンタのアップカウント位相およびダウンカウント位相のそれぞれで前記の4個のレジスタに記憶されている4つのデータ値から比較すべき1組のデータ値を選択できるよう、前記カウンタのアップ/ダウン信号および前記2つの最下位ビットを利用する過程、を実施することを特徴とする精細度改善方法。

【請求項2】 入力基準信号用のレジスタと、Nビットの比較器と、Nビットのアップ/ダウンカウンタと、リセット手段と、前記Nビット比較器の出力状態によってPWM信号を作成する少なくとも1個の双安定回路と、を備え、デジタル基準信号中の駆動デジタル基準値を出力段部を通した誘電負荷のデジタルPWM駆動値に変換する変換装置において、

前記入力基準信号用のレジスタは、前記入力基準信号の最上位Nビットに対応するデジタル値と、そのNビットデジタル値の補数デジタル値と、前記入力基準信号の最上位Nビットに対応するデジタル値に1を加算した値と、そのNビットデジタル値の補数デジタル値に1を加算した値と、をそれぞれ記憶するN+2ビットの4個のレジスタの機能をもち、そして、前記Nビット比較器で比較する前記4個の異なるレジスタ内の4つの記憶値のうちの1組を選択するためのマルチプレクサを備え、前記Nビットカウンタのアップカウントおよびダウンカウント時に、比較すべき前記4つの記憶値のうちの1組の選択が、N+2の入力基準信号の2つの最下位ビットの値の組み合わせと前記カウンタのアップ/ダウン信号とから行われることを特徴とする変換装置。

【請求項3】 複数の相巻線をもつブラシレスDC多相モータの駆動回路であって、巻線の2つの端子をそれぞれ電源供給ノード及び接地ノードへ切替接続する逆位相制御の2組の出力トランジスタ対をなす4個の出力トランジスタからなるモータの各巻線用のフルブリッジ出力段部と、請求項2記載の変換装置と、を備えた駆動回路。

【請求項4】 前記出力トランジスタが、対応するPW

M制御信号にて飽和制御される電界効果トランジスタである請求項3記載の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、いわゆるブリッジ 構造をもつ出力段部経由で汎用RLアクチュエータを駆動する技法に関し、特にアクチュエータに供給される電圧を分割し、これに流れる電流を制御するためにPWM モードでブリッジ出力段部を駆動する技法に関する。

[0002]

【従来の技術】最近開発された方法によれば、PWM駆動装置の制御信号は、可変クロック速度で走査できる不揮発性メモリーに記憶された所定のNビットデジタル値を、出力段部での必要入力と一致するような振幅のデジタル信号に変換する回路で作成される。この変換された信号のデューティサイクルは、メモリーから読み出されたNビットデジタル値に比例する。

【0003】本出願人による1996年5月22日付けのヨーロッパ特許出願96830295.0には、このような特徴をもつNが8の変換装置について記述されている。図1は、その変換器(N=8)の構成を示す図である。

【0004】図1に示された変換装置は、変換すべき値を含んだ入力信号BYTE(N=8)と、連続アップ/ダウンモードで機能する8ビットタイマーの状態との比較を基本処理動作としている。

【0005】図2は、図1の回路で作成される信号である

【0006】図1と図2に示すように、変換されるサンプル値(N=8BYTE)は、変換中におけるサンプル値の更新を防止するため、まずSLレジスタに同期入力される。比較器COMPでは、CNTカウンターの状態が、変換されるサンプル値と同じ値になる毎にトグル双安定回路FF2へのクロックパルスが作成される。これにより、そのデューティサイクルが入力サンプル値に比例的に、かつCNTカウンターの最大カウント値に対称的に変動するようなPWMOUT信号を発生させる。

【0007】しかしながら、図から判るように、変換すべき入力サンプル値の単位増加(図2にて強調)に対して、出力デューティサイクルでは対称的に2倍の短縮が発生する。例えば、サンプル値が188から189へ変わるとき、図2の斜線で示すようにデューティサイクルが短くなってしまう。

[0008]

【発明が解決しようとする課題】位相変調モードで電流を制御して出力ブリッジ段部を駆動するとき、同出願人による1995年11月15日付けのヨーロッパ特許出願95830371.1に記載されている方法では、2 × / 2について対称な値を持つ2つのデジタル値(各半ブリッジにつき1つずつ)が変換されて用いられる。

【0009】このような駆動装置においては、対称性を維持するため、ハーフブリッジの片方に入力されたデジタル信号の単位増加に応じて他方のハーフブリッジに同時に入力されるデジタル信号が単位低下をし、ハーフブリッジ出力段部の場合と比較して、デューテュサイクルの変化量が2倍になってしまう。

【0010】本発明は、フルブリッジを駆動する際の入力サンプル値の単位変動によるデューティサイクルの変化量の倍増を防止する装置及び方法を提供するものである。

[0011]

【課題が解決するための手段】本発明の目的は、入力基準信号をNビットからN+2ビットへ増加させることにより上記の変換処理における精細度を改善し、それゆえ、デジタル比較器のサイズ(ビット数)を大きくすることなく、アクチュエータの電流制御を改善することにある。

【0012】上記目的を達成する本発明は、Nビットのアップ/ダウンカウンターを使ってデジタル値をPWM信号へ変換する際の精細度を改善する方法であって、

a) 入力基準値をN+2ビットに増加する過程、b)所 定の組合せ表に従って、Nビットのダイナミック値で示 される2つの連続値間の3つの中間レベルの1つを選択 できるよう、前記N+2ビット入力基準値の2つの最下 位ビットを利用する過程、c)前記入力基準値の最上位 Nビットを利用し、4個の異なるレジスタに、そのNビ ット入力デジタル値、該入力デジタル値の補数値、前記 Nビット入力デジタル値に1を加算した値、該入力デジ タル値の補数値に1を加算した値をそれぞれ記憶させる 過程、d)前記の所定の組合せ表により、前記Nビット カウンタのアップカウント位相およびダウンカウント位 相のそれぞれで前記の4個のレジスタに記憶されている 4つのデータ値から比較すべき1組のデータ値を選択で きるよう、前記カウンタのアップ/ダウン信号および前 記2つの最下位ビットを利用する過程、を実施すること を特徴とする。

【0013】また本発明の変換装置は、入力基準信号用のレジスタと、Nビットの比較器と、Nビットのアップ/ダウンカウンタと、リセット手段と、前記Nビット比較器の出力状態によってPWM信号を作成する少なくとも1個の双安定回路と、を備え、デジタル基準信号中の駆動デジタル基準値を出力段部を通した誘電負荷のデジタルPWM駆動値に変換する変換装置において、前記入力基準信号用のレジスタは、前記入力基準信号の最上位Nビットに対応するデジタル値と、そのNビットデジタル値の補数デジタル値と、での別ビットデジタル値の補数デジタル値に1を加算した値と、のNビットデジタル値の補数デジタル値に1を加算した値と、をそれぞれ記憶するN+2ビットの4個のレジスタの機能をもち、そして、前記Nビット比較器で比較する

前記4個の異なるレジスタ内の4つの記憶値のうちの1 組を選択するためのマルチプレクサを備え、前記Nビットカウンタのアップカウントおよびダウンカウント時に、比較すべき前記4つの記憶値のうちの1組の選択が、N+2の入力基準信号の2つの最下位ビットの値の組み合わせと前記カウンタのアップ/ダウン信号とから行われることを特徴とする。

【0014】また、このような変換装置と、巻線の2つの端子をそれぞれ電源供給ノード及び接地ノードへ切替接続する逆位相制御の2組の出力トランジスタ対をなす4個の出力トランジスタからなるモータの各巻線用のフルブリッジ出力段部と、を複数の相巻線をもつブラシレスDC多相モータの駆動回路に備えることを特徴とする。

【0015】前記出力トランジスタは、対応するPWM 制御信号にて飽和制御される電界効果トランジスタとす るとよい。

【0016】本発明は、単一のフルブリッジ出力段部を備えた「単相」装置、および、駆動モードの動的制御を行える多相ブラシレスエラスティック(elastic)モータの駆動装置などの、複数のフルブリッジ出力段を備えた多相装置に適用できる。

[0017]

【発明の実施の形態】図3aは、出力ブリッジ段部を、図3b、3c、3dは、NBITS/PWM変換器からの駆動信号を示している。

【0018】図3a、3b、3c、3dに示されているように、本出願人による1995年11月15日付けのヨーロッパ特許出願95830371.1に記載されているような、移相変調モードによるブリッジ出力段を有する汎用RLアクチュエータのPWM駆動装置においては、2つのパルス信号IN1とIN2は、N+2ビットで記憶されている元のデジタル基準信号DATAINを2つのPWM信号に変換することにより得られる。

【0019】このような周知の装置の動作を説明するため、DATAIN信号のNoMSBEVALと表し、VALの 2^N /2に対する補数値を*VAL+1と表すことにする。理論的にNはどのような整数でもよいが、本例ではN=8の装置に関して説明する。

【0020】2つの入力信号IN1とIN2が完全に同相で、かつ、デューティサイクルが50%ずつのとき、負荷に対して無電流の状態となる(図3b)。これは、どちらもデシマル(十進数)値128(一般的に示すNの場合2^N /2)の値を持つ2つの同じ値VAL値と*VAL+1値の信号が、BYTE/PWM部に入力されている状態に相当する。

【0021】VAL値の単位増加は*VAL+1値の単位低下に対応し、無電流となる値<math>128(一般にNの場合 $2^N/2$)に関する対称性が維持される。図4は、PWM信号に変換されるデジタル値の単位変動に由来する

デューティサイクルの長さの変化を示している。

【0022】図4に示すように、アップ/ダウンカウンタの1サイクル期間には、VAL値、*VAL+1値とカウンタの状態つまり内容を比較する時点が4つ存在している(図中A,B,C,D)。図4の例では、VAL値は145から146へと増加し、*VAL+1値は128を中心にして対称的に111から110へと低下する。ゆえに、値A+Cだけ信号IN1のデューティサイクルが低下し、B+Dだけ信号IN2のデューティサイクルが増加することになる。

【0023】つまり、VAL値の増加と*VAL+1値の低下の結果、差分ディティーサイクルDIFFは、A+B+C+Dだけ増加してしまうのである。従って、差分デューティサイクルの0%から100%の範囲で、1/255(一般にN値の場合は(1/2) N)という装置での精細度が得られる。

【0024】しかし、以上の装置においては、本発明のように変換されるDATAIN信号の2のLSBの状態に従った適切な事後処理が行われない。本発明の装置においては、アップ/ダウンカウンタ(比較器)のビット数を増加させることなく、精細度を上げることができ

る。

【0025】具体的に言えば、アップ/ダウンカウンタのビット数がNである場合、本例の装置では、N+2ビットの入力基準信号(オリジナル信号)の変換が可能である。

【0026】図5は、本発明のN+2ビットDATA/ PWM変換器のブロック図である。

【0027】変換されるDATAIN値は、N+2ビットでメモリーにマッピングされている。そのうち、NのMSBはVALで表される。VAL値から、簡単な論理演算により、その補数値の*VAL値が算出され、それら2つのデジタル値が各Nビットの2個のレジスタに入力される。

【0028】別の2個のNビットレジスタには、1だけ増加した数値が記憶される。入力値の2つのLSBは、カウンターのアップ/ダウン信号と共に比較する基準値を選択するためのマルチプレクサー部へ送られる。

【0029】この選択処理は、下記の表に従って行われる。

【表1】

UP-DOWN	BIT 1	BIT 2	DATUM 1	DATUM 2
0	0	0	VAL	• VAI.+1
0	0	1	VAL	• VAL+1
0	1	0	V/L	+ VAL+1
0	1	1	VAL+1	◆ VAL+1
1	. 0	0	VAL	♦ VAL+1
1	0	1	VAL+1	* VAL+1
1	1	0	VAL+1	• VAL
1	1	1	VAL+1	• VAL

【0030】図5と表1のように、入力基準信号の2つの最下位ビットがデジタル回路へ送られて、Nビットのダイナミック値で示される連続する2値間の3つの中間レベルが決定される。

【0031】N=8、VAL値が145、*VAL+1値が111の例では、下記の状態が生成される。 【表2】

01/07	ビット1	ピット0 有効値		結果信Dcxxx	
8MSB	בטרז	E D F U	行双順	NAMED CARA	
1 4 5	0	0	145	DC145	
145	0	1	145.25	DC145+A	
145	1	0	145.5	DC145+A+B	
145	1	1	145.75	DC145+A+B+C	

【0032】そして、2個の補数LSBは専用デジタル 回路に送られ、基本のデューティサイクル(DC145 で示され、ゼロである2個のLSBに対応する)がどの くらい伸長または短縮されるかが判断される。

【0033】普通には、下記のような関係が成立する。【数1】DC145+A+B+C+D=DC146

【0034】このように本例の装置では、変換される基準信号の2個のLSB値やアップ/ダウンカウンタのカ

ウント方向に従って、異なるデューティサイクルが作成 される動的な機能処理が行われる。この結果、同じビッ ト数の比較器を使っても、比較例である周知の装置に比 べて4倍高い精細度が達成できる。

【0035】そして、出力段部を駆動するIN1とIN2の2つの信号が、比較器により作成される。

【0036】図6A、6B、6C、6Dは、N+2ビット入力基準信号の変換が、オリジナル基準信号の2つの

LSBの状態に応じて行われる方法を示している。なお、表1と図6A、6B、6C、6Dからは、2個の連続VAL値間の中間レベルを算定する方法が確認できる。

【0037】例えば、VAL=145と仮定すると、 【数2】

VAL = 145, VAL + 1 = 146,

*VAL = 110, *VAL + 1 = 111

【0038】145を変換する場合(図6A)、BIT 0=0およびBIT1=0となるので、端数はゼロになる。表1と図6Aから、タイマーの「アップカウント」中や「ダウンカウント」中において、DATO1とDATO2がそれぞれVALと*VAL+1となるのが判る。この変換結果は、図6Aに示されるとおりである。【0039】また、145.25を変換する場合(図6B)、BIT0=1およびBIT1=0である。この場合には、DATO1の変調が行われ、タイマーがアップカウントのときはVALに変換される。この変換結果は、図6Bに図示されている。

【0040】 145.50の変換の場合(図6C)、B IT0=0およびBIT1=1である。この場合には、DAT01とDAT02の両方の入力データの変調が行われ、タイマーがアップカウントのときはそれぞれ VA L+1および*VALに変換され、ダウンカウントのときは VALおよび*VAL+1に変換される。この変換結果は、図6Cに図示されている。

【0041】さらに、145.75の変換の場合(図6D)、BIT0=1およびBIT1=1である。この場合には、DAT02の変調が行われ、タイマーがアップカウントのときは*VALに変換され、ダウンカウントのときは*VAL+1に変換される。

【0042】反対に、DATO1は常にVAL+1である。

【0043】この変換結果が、図6Dに図示されている。

【0044】本発明の重要な適用例として、モータの位相巻線を駆動するための個別のフルブリッジ出力段部を

装備した、多相、普通は3相のブラシレスモータの駆動装置がある。専用のフルブリッジ段部経由での各巻線の独立駆動のためには、(基本的に星形状に接続されていない)その巻線の両端部へのアクセスが必要であるが、各位相巻線を独立して駆動する能力のおかげで、多相モータの単極駆動モードの場合には最高速が達成可能である。しかも、3相の場合、達成できる最高速は、星形状構成での速度よりも、2極駆動モードでは√3倍、3極駆動モードでは2倍ほど早くなるのが確認できよう。

【0045】図7には、単巻線のフルブリッジ駆動のための電気配線構成と、2極駆動モードの場合での電流と電圧の波形が図示されている。

【0046】図8には、正弦波電流を使った3極駆動モードの場合での電気配線および電流と電圧の波形が図示されている。

【0047】図7と8に図示の適用例においては、PW Mモードで制御されるフルブリッジ出力段部経由の各モータ巻線の独立した駆動による、前記の最大速度における特色が付加されるという、本発明による卓越した改善がみられる。

【図面の簡単な説明】

【図1】本発明出願で説明するBYTE/PWM変換器 (N-8) が図示されている。

【図2】図1の回路で作成される信号である。

【図3】NBITS/PWM変換器からの駆動信号と出 カブリッジ段階部を示している。

【図4】PWM信号に変換されるデジタル値の単位変動 に由来するデューティサイクル長さ変化を示している。


【図5】本発明のN+2ビットDATA/PWM変換器 のブロック図である。

【図6】N+2ビット入力基準信号の変換が、オリジナル基準信号の2つのLSBの状態に応じて行われる方法を示している。


【図7】3相モータの双極駆動モードにおける電気配線 図および電流と電圧の波形図である。

【図8】正弦波電流を使った3極駆動モードにおける電気配線図および電流と電圧の波形図である。


【図1】




【図2】





[図6]




【図3】








【図7】





フロントページの続き

(72)発明者 ガルビアティ エジオ イタリア 26020 アナデーロ ピアッツ ァカステロ 14